

内96-27

早稲田大学大学院理工学研究科

博士論文概要

論文題目

離散事象システムの効率的
並列シミュレーションに関する研究

申請者

高井 峰生
Mineo Takai

電気工学専攻
情報制御システム研究

1996年12月

近年の計算機技術の発展、ネットワークの大規模化・統合化などに伴い、それらのシステムに対するシミュレーションはシステム設計・評価の際に欠かせないものとなってきた。また、それと同時にシミュレーションに要求されるコストも多大なものになってきている。これらのシステムはシステムの状態変化が周期的でなく、また不連続に発生するため離散事象システムと呼ばれるが、このような離散事象システムシミュレーションを高速化するために、並列計算機を用いて並列シミュレーションを行う研究が注目されている。

離散事象システムの並列シミュレーションでは、まずシミュレーション対象モデルを並列計算機の利用プロセッサ数分に分割し、分割された部分モデルを各プロセッサに割り当てる。各プロセッサは他プロセッサでのシミュレーション状態と整合を図りながら、割り当てられた部分モデルのシミュレーションを進めていく。このような並列シミュレーションでの問題点は、シミュレーション対象モデルの分割、並列計算機へのマッピング方法と、プロセッサ間仮想時刻（シミュレーション時刻）同期方法である。従来の研究では、プロセッサ間仮想時刻同期方法についての研究が中心であったが、それらの研究でシミュレーション対象モデルの分割・マッピング方法について深く考慮したものは少なかった。また、シミュレーション対象モデルの分割・マッピング方法についての研究では、逆にプロセッサ間仮想時刻同期方法のオーバーヘッドを考慮したものはほとんどなかった。よって、二問題間の関係は不明確であり、そのため、両者の問題が複雑に關係してくる実際の離散事象並列シミュレーションでは、従来の基礎研究の直接適用が難しく、効率的な並列シミュレーションは困難であった。

本論文は以上の点に注目し、プロセッサ間仮想時刻同期方法とシミュレーション対象モデルの分割・マッピング方法の両者を考慮した全体として効率のよい離散事象並列シミュレーションの実現について述べる。本論文では、まず従来から多くの研究がなされてきたプロセッサ間仮想時刻同期方法について、シミュレーション対象モデルの分割・マッピング状態を考慮した比較評価を行い、SCA (Synchronous Conservative Algorithm) が最適な分割・マッピングの下では最も効率的な並列シミュレーションを実現することを示した。また、SCA のオーバーヘッドを考慮したモデル分割・マッピング方法を考案し、離散事象システムの中でも最も基本的な待ち行列システムを用いて評価を行った。その結果、両者の問題を同時に考慮した効率的並列シミュレーションを実現することができた。以下、各章ごとの概略を述べる。

第一章「序論」では、本研究の背景とそのテーマを概観し、本研究の位置づけを明確にしている。

第二章「離散事象並列シミュレーションの効率的なメッセージ送出則」では、離散事象並列シミュレーションで必要とされる効率的なメッセージ送出に関する規則を提案する。多くのプロセッサ間仮想時刻同期手法では、シミュレーション

実行中に小さなメッセージを多数送出する必要があり、密結合の並列計算機を用いない限り大きな性能劣化を引き起こす可能性がある。このことは、並列シミュレータを構成する各プロセッサに割り当てる処理コストが比較的小さな場合避けることができないが、実際に離散事象並列シミュレーションを必要としている大規模システムのシミュレーションでは、メッセージを取りまとめて効率化することが可能である。しかし、従来は全体のシミュレーションコストと各プロセッサへの割当コストとの比を考慮していなかったため、メッセージ送出効率化の研究はほとんどなされていなかった。本章では、離散事象並列シミュレーションにおける効率的なメッセージ送出則 EMSR (Efficient Message Sending Rule) を提案する。この送出則に従えば、各プロセッサのメッセージ待ち時間を増やすことなく仮想時刻同期を行え、不必要的メッセージを削減できる。このメッセージ送出則を評価するため、Chandy and Misra のヌルメッセージ法におけるメッセージ送出を改良し、確率的に EMSR に従う待ち行列シミュレータを並列計算機 AP1000 上に実現した。従来のメッセージ送出と比較した結果、EMSR に従うことによってより少ないメッセージ数とメッセージ待ち時間でプロセッサ間仮想時刻同期を行うことができた。さらに、メッセージ通信速度による性能劣化が従来のメッセージ送出より小さく抑えられることも分かった。

第三章「離散事象並列シミュレーションにおける保守的同期手法の評価」では、保守的なプロセッサ間仮想時刻同期方法のマッピングを考慮した比較・評価を行う。プロセッサ間仮想時刻同期方法の効率は、シミュレート対象モデルの性質や、離散事象並列シミュレーション実行の前段階におけるシミュレート対象モデルの分割・マッピングに大きく影響する。しかし、シミュレート対象モデルの分割・マッピング状態を考慮したプロセッサ間仮想時刻同期方法の評価は行われておらず、従来の定性的な評価結果は仮想時刻同期アルゴリズムの実際問題への適用時に有用でないことが多かった。本章では、実際の離散事象並列シミュレーションで生じる様々な状況を想定し、プロセッサ間仮想時刻同期方法の定性的な比較・評価を行った。評価する仮想時刻同期方法は保守的方法の中で代表的な Chandy and Misra のヌルメッセージ法、問合せメッセージ法、前章で実装した受信統計に基づくヌルメッセージ法、バリア同期を用いる SCA (Synchronous Conservative Algorithm) を用いた手法の四手法とした。シミュレート対象モデルには基本的なトーラス結合待ち行列ネットワークを用い、各プロセッサの事象処理負荷の均衡、他プロセッサへの送出事象予測の全体的変化と局所的変化、プロセッサ間遷移事象数の変化など、モデルの性質やマップに伴う状況変化に対する性能測定を行った。その結果、実際問題に適用する仮想時刻同期手法を判断するために必要な各手法の特徴を把握することができた。また、次章以降で議論するシミュレーション対象モデルの分割・マッピング問題で用いた SCA が、前章で提案した EMSR に従っている場合が多く、シミュレーション対象モデルの分割・マッピング

グを工夫すれば最も効率的並列シミュレーションを実現できることについても述べた。

第四章「SCA を用いた離散事象並列シミュレーションの性能予測」では、プロセッサ間仮想時刻同期方法に SCA を用いた際の離散事象並列シミュレーションの実行時間予測に関する確率モデルを提案する。離散事象並列シミュレーションを実行する場合、その前処理としてシミュレート対象モデルの分割・マッピングが行われることは既に述べたが、従来は並列シミュレーション実行時の正確な性能予測が行われていなかったため、どのような分割・マッピングが効率的並列シミュレーションを実現するのか予想が困難であった。並列シミュレーション実行時間の予測ができれば、効率の良い分割・マッピングが行えると同時に、効率的な仮想時刻同期アルゴリズムの実装も行うことができる。本章では前章の評価において効果的な並列シミュレーションを実現した SCA を対象とし、並列シミュレーション実行中にプロセッサ内で発生する事象の複雑な発生間隔を指數分布に従うものと仮定して確率モデルを構築した。このモデルに従って計算される実行時間予測値と、実際に並列シミュレーションを行ったときの実行時間を比較した結果、高い精度で実行時間を予測できることが分かった。また、この予測モデルを用いて SCA のオーバーヘッドを分析し、アルゴリズムの実装およびマッピングの際に留意すべきことを考察した。

第五章「SCA を用いた離散事象並列シミュレーションの分割・マッピング」では、前章で構築した並列シミュレーションの確率モデルを利用して、実際にシミュレーション対象モデルの分割・マッピングを行う。シミュレーション対象モデル分割・マッピング問題は、シミュレーション対象モデルの構成要素を利用可能なプロセッサに割り当てる組合せ問題である。本章では、局所最適解に捕らわれない組合せ最適化技法の一つである SA (Simulated Annealing) を用い、並列シミュレーションの確率モデルから得られる予測実行時間をコスト関数として分割・マッピングを行った。これと、従来の分割・マッピング問題の研究で利用されてきた各プロセッサの事象処理数、プロセッサ間事象遷移数のみを考慮したコスト関数を用いた分割・マッピング、また、シミュレーション対象モデルの性質を考慮しない乱数的なマッピングと比較・評価した結果、前章の確率モデルを利用した分割・マッピングが大変効果的であることが分かった。これにより、シミュレーション対象モデルの分割・マッピングにおいて、プロセッサ間仮想時刻同期の考慮が非常に重要であり、この二つの問題を同時に考慮することによって効率的な並列シミュレーションを実現できることを示した。

第六章「結論」では、本研究で得られた成果についてまとめ、今後の研究課題について言及する。