

外 3-2

早稲田大学大学院理工学研究科

博士論文概要

論文題目

MNOS型不揮発性メモリ素子と
その実用に関する研究

申請者

神垣 良昭

Yoshiaki Kamigaki

平成 5 年 4 月

理 1490 (1736)

マイクロコンピューターの発展と共に、プログラムメモリあるいはデータメモリとして使われる、半導体不揮発性メモリへの期待がますます高まっている。とくに電気的に書換可能な不揮発性メモリ EEPROM (Electrically Erasable and Programmable Read-Only Memory) を求める声が高い。この EEPROM が普及すると、重厚なシステムからメカニカルなメモリ部品が取り除かれ、本格的な組エレクトロニクス時代が到来する。しかし信頼性および価格の面から、その要求に応えられる EEPROM はこれまで実現されていなかった。

MNOS (Metal-Nitride-Oxide-Silicon) メモリ素子は、この EEPROM を実現する素子技術の一つであり、シリコン酸化膜 (SiO_2) とシリコンナイトライド膜 (Si_3N_4) との重ね膜を、ゲート絶縁膜として持つ MIS (Metal Insulator Semiconductor) 型の半導体不揮発性メモリである。 Si_3N_4 膜は、その中に電荷を蓄積し長時間保持するという記憶作用を持っている。 SiO_2 膜は、20 Å 以下と極めて薄く、トンネル効果によって基板側から電荷を注入させ、また蓄積された電荷の放出を阻止する役割を果たしている。MNOS メモリ素子に関する研究は、 Si_3N_4 膜の記憶作用が 1968 年に報告されて以来数多くなされてきた。しかしながら、再現性のある安定な電子特性が得られず、MNOS メモリ素子の実用化はこれまで容易に進まなかつた。

MNOS メモリ素子の実用化が困難といわれる理由は、トンネル用 SiO_2 膜の形成プロセスと、電荷蓄積用 Si_3N_4 膜の電気的特性の制御が難しいというものであった。そこで著者はこれら二つの点について基本的な検討を行った。そこでは 20 Å 以下の極めて薄いトンネル SiO_2 膜の成長則、さらに電子と正孔とを蓄積し記憶作用をもつ Si_3N_4 膜のトラップ機構について言及した。また MNOS メモリ素子を適用した EEPROM を実際に設計し、その信頼性および生産性について検討した。さらに他の汎用メモリとの水準比較も行った。

第 1 章では、本研究の背景と意義、MNOS メモリ素子研究の歴史、および本論文の構成について説明した。さらに EEPROM を実現するもう一つの浮遊ゲート型メモリ素子との技術比較、また汎用メモリの中での EEPROM の位置付けにも触れ、本研究の動機を述べた。

第 2 章では、著者等の最近の理解をもとに、MNOS メモリ素子に関する動作と理論、基本特性と設計指針、および作製プロセスについて述べ、とくにトンネル SiO_2 膜の膜厚制御、および Si_3N_4 膜トラップの特性制御が重要であることを説明した。MNOS メモリ素子の設計指針を要約すると：

- 最適なトンネル SiO_2 膜の膜厚は 18 ± 1 Å,
- プログラムの最小許容電界は 4.2 MV/cm、最大許容電界は 6.1 MV/cm,
- Si_3N_4 膜の膜厚下限は 123 Å,

であることが明らかとなった。本設計指針に従うと、 $0.3 \mu\text{m}$ 微細加工技術を用いて 16M ピット EEPROM の設計が可能である。

第 3 章では、極めて薄いトンネル SiO_2 膜の膜厚制御技術とその成長則について検討した。従来の比較的厚い SiO_2 膜の領域では、 SiO_2/Si 界面での反応あるいは SiO_2 膜中の酸化種の拡散が酸化速度を律則すると考える Deal-Grove の酸化則が適用されてきた。しかしこのモデルでは、薄い SiO_2 膜の領域までその成長則を説明することはできない。そこで著者等は下記の検討を行つた。

(1) 膜厚制御技術に関して；著者は O_2/N_2 分圧熱酸化法を提案し、 10^{-3} atm まで低い O_2 分圧の熱酸化雰囲気において薄い SiO_2 膜を形成した。その結果 20 Å 以下のトンネル SiO_2 膜の膜厚を、相対誤差 1 % 以内にて形成できた。分離光路型エリプソメトリによる高精度な膜厚評価技術を導入し、酸化膜厚と酸化時間の関係を広範囲に調べた。また最小二乗法による回帰曲線をあてはめ実験式を導いた。この実験式から、15 から 200 Å の薄い SiO_2 膜の形成において、酸化速度を 1 Å/min 以下と非常に小さく制御できることが判明し、極めて薄い SiO_2 膜の膜厚制御技術が確立できた。

(2) 成長則に関して； 10^{-3} atm 以下の低い O_2 分圧の熱酸化雰囲気において、200 Å 以下の薄い SiO_2 膜が形成され、そこでは電界が酸化速度を律則すると考える Mott-Cabrera の酸化則が適用されることを示した。たとえば、 O_2 分圧が 10^{-3} atm の条件下で成長する SiO_2 膜は、膜厚の逆数 ($1/X$) と酸化速度の対数 ($\log dX/dt$) との間に比例関係が見い出せる。なお、Deal-Grove の酸化則と Mott-Cabrera の酸化則の適用範囲の違いには、 O_2 分圧および基板結晶面方位の影響が強く反映していることも明らかとなつた。これらは、Deal-Grove と Mott-Cabrera の成長則が、まったく別の機構に依ることを意味している。

第 4 章では、電荷蓄積用 Si_3N_4 膜のトラップモデルについて検討した。従来のトラップモデルでは、最近接に 3 個の N 原子を持ち、不対電子を有する中性の Si ダングリングボンド ($\text{N} \equiv \text{Si}^\circ$) が、電子の蓄積 ($\text{N} \equiv \text{Si}^-$) もホールの蓄積 ($\text{N} \equiv \text{Si}^+$) も可能な両極性のトラップであると考えられてきた。しかし著者等は下記の検討を行ない、新しいモデルを提案するに至つた。

(1) MNOS メモリ素子の電荷保持特性の解析において、蓄込み側(電子)と消去側(ホール)の減衰がまったく異なる挙動を示すことから、電子とホールは別々のトラップに捕獲される可能性を指摘した。さらにプログラム特性の解析から、電子のトラップ密度はおよそ $7 \times 10^{11} \text{ cm}^{-3}$ と小さく、蓄積する電荷の分布が箱型をし、ホールのトラップ密度はおよそ $1.2 \times 10^{12} \text{ cm}^{-3}$ と大きく、蓄積する電荷の分布が指数関数型をしていることを見出した。

(2) Si_3N_4 膜について液体ヘリウム温度の高感度 ESR 測定を行い、2 種類の分離した信号を観測した。それらは、バックボンドに Si 原子のみを持つ場合 ($\text{S} \equiv \text{Si}^\circ$, g 値 : 2.005) と N 原子のみを持つ場合 ($\text{N} \equiv \text{Si}^\circ$, g 値 : 2.002) と考えられる。またバックボンドに Si 原子と N 原子が混在するような中間型の Si ダングリングボンドの ESR 信号がみられないことから、 Si_3N_4 膜内に Si クラ

スターが散在する描像を提案した。Siのマイクロクラスターは、Si₃N₄膜形成時の反応ガス中にて気相成長したものと考えられる。

(3) Si₃N₄膜内のSiクラスターの境界面上には、

(A) 弱い結合； Si₃≡Si； Si≡N₃（結合電子がN₃Si原子側に局在）

(B) 継い結合； Si₃≡Si° & Si°≡N₃（両側は不対電子を持ち中性）

(C) 離れた結合； Si₃≡Si⁺ & Si⁻≡N₃（電気陰性度によりイオン化状態）

の3種類の状態が存在し得る。これらの結合状態は電子もホールも蓄え得ると考えられる。電気陰性度を考慮すると、バックボンドにSi原子のみを持つ側(Si₃, Si)が電子を捕獲し、N原子のみを持つ側(N₃, Si)がホールを捕獲する。3種類の結合密度の合計は電子のトラップ密度と同程度のおよそ $7 \times 10^{14} \text{ cm}^{-3}$ と考えられる。このうちESRで検出可能な継い結合(Si₃≡Si° & Si°≡N₃)はスピントラップ密度の評価からおよそ $2 \times 10^{17} \text{ cm}^{-3}$ である。ところでホールのトラップ密度は $1.2 \times 10^{19} \text{ cm}^{-3}$ と大きい。そこでSiO₂膜内のホールトラップと同じ考え方から、Si₃N₄膜内の中性のN原子空孔(N₃, Si₃, SiN₃)が存在し、ホールのトラップになっているモデルを提案した。

第5章では、MNOSメモリ素子の実用化に関して、EEPROM用メモリセルの設計技術と、生産性・信頼性について述べた。

(1) メモリセルの設計に関して、信頼性も考慮しもっとも有効な動作枠の範囲を導く設計技術を体系化した。これにより、EEPROM技術のなかでMNOSメモリ素子が高集積化可能で、実用に向くことを示した。

(2) EEPROM製品の開発に関して、MNOSメモリ素子を用いた84kビットEEPROMおよびEEPROM搭載のマイクロコンピュータを開発した。

(A) MNOS素子を採用したEEPROMにおいて、書き換え回数10⁴回以上データ保持10年以上の高信頼性を達成した。

(B) MNOS素子を採用したEEPROMにおいて、同一微細加工レベルで作製した他の半導体汎用メモリの欠陥密度と比べ、同水準以上を達成した。

以上から、電気的に書き換え可能で高機能な半導体不揮発性メモリをMNOSメモリ素子によって実現した。

第6章では、前章までの結果を総括して本論文の結論としている。

本研究により、MNOSメモリ素子の実用化に向けて、トンネルSiO₂膜の膜厚制御技術と電荷蓄積用Si₃N₄膜のトラップ制御技術の2点の検討と、EEPROM用メモリセルの設計技術の検討を行った。他の汎用メモリと同水準の信頼性および生産性を有するEEPROM実用化の道を開いた。また極めて薄いトンネルSiO₂膜の酸化機構にMott-Cabreraの成長則が適用できること、Si₃N₄膜内にSiクラスターが存在し、その境界面の結晶不整合に電子と正孔とが蓄積されるモデルを提案した。今後、これらの成長則モデルおよびトラップモデルの確証を得ることは、学問的な興味の他に、製造技術への波及効果も大きい。