

博士論文審査報告書

論文題目

RADIATION-INDUCED SOFT ERROR HARDENED LATCH DESIGN TECHNIQUES FOR RELIABILITY AND ENERGY-EFFICIENCY IMPROVEMENTS

信頼性および電力効率向上のための放射線
起因ソフトエラー耐性ラッチ回路設計
に関する研究

申請者

Saki	TAJIMA
田島	咲季

電子物理システム学専攻・集積システム設計研究

2020年2月

現代社会では日々の生活の中に情報システムが密接にかかわっており，それらは多くの集積回路（LSI：Large Scale Integration）を搭載している．そのため，情報システムの信頼性は LSI の信頼性に大きく依存しており，現代社会の利便性・安全性確保には LSI の信頼性が重要であるといえる．しかし，半導体プロセスの微細化によって， α 線や中性子線といった放射線が回路に衝突すると，集積回路中の記憶素子（メモリセルやラッチ・フリップフロップ）が反転する一時的な誤動作（＝ソフトエラー）が発生する．今後も微細化が進むことによって，回路面積だけでなく回路の臨界電荷量がさらに低下することで，ソフトエラー問題は深刻化すると考えられる．また，配線間距離の短縮により電荷共有が発生し，一度の放射線の衝突で複数箇所に影響を与えるようになった．以上より，ソフトエラーは微細化技術の発展の足枷になっているといえる．

永久的に回復のできない物理故障によるハードエラーとは異なり，ソフトエラーは一時的なエラーであり，時間が経てば正常動作へと回復する．しかし，ソフトエラーによって回路信号が反転したまま，回路が動作を続けた場合，システムに大きな障害を引き起こすことがある．従来，ソフトエラーは放射線の影響を大きく受ける宇宙機器のみで対策がとられていたが，近年，地上でもソフトエラーが原因の故障が顕在化し，サーバやスーパーコンピュータ向けの LSI でも対策が必須となった．また人命に関わる医療機器や無人運転自動車の制御等，多少のミスも許されない分野でも高いソフトエラー耐性が必要である．以上より，LSI の信頼性向上のために，ソフトエラー耐性をもつ集積回路設計技術の研究が急務である．

本論文では，「ソフトエラー」に注目し，「耐ソフトエラー LSI 回路設計技術」に関する研究を行っている．特に，既存多重化に基づいた耐ソフトエラー設計の問題点を解決する技術として，信頼性および電力効率向上のラッチ回路設計の提案を行い，それぞれの有効性評価実験を行っている．

本論文は英語で執筆され，全 6 章で構成されており，以下に各章の概要を述べ，評価を加える．

Chapter 1「Introduction」では，本論文の背景を述べた後，本論文の概要と構成をまとめている．

Chapter 2「Soft Errors and Existing Hardened Design Techniques」では，ソフトエラーの発生メカニズムとソフトエラー対策手法の先行研究について述べられており，当該分野の現状および課題について記述されている．

Chapter 3「SHC：SNU Hardened Latch Design」では，単数ノードにおけるソフトエラー（Single Node Upset：SNU）から回復を行い，省電力を達成した Soft error Hardened latch with Schmitt-trigger-based C-element（SHC）ラッチが提案されている．SHC ラッチはエラーが発生した際に C-element といった入力在同一でなければ値の更新をしない素子を利用している．さらにエラー発生時，出力に影響を与えないだけでなく，内部ノードの値を参照す

ることであるエラーから回復できる。提案 SHC ラッチを用いた回路シミュレーションでは、SNU への耐性・回復能力、トランジスタ数、遅延、消費電力が評価されている。シミュレーションレベルでは本物のソフトエラーを発生させることはできないため、放射線によって生じる励起電流を電流源に置き換えて疑似ソフトエラーパルスを発生させ、ソフトエラー回復能力を評価している。既存の多重化による耐 SNU ラッチと比較し、電力効率の指標である電力遅延積 (PDP: Power-delay product) の改善を示している。

Chapter 4「EDSL: SNU Hardened Latch with Error Detection」では、単数ノードにおけるエラー回復だけでなく、検出機能ももった soft error hardened latch design with in-situ error detection capability(EDSL) ラッチが提案されている。EDSL 回路はソフトエラーの発生メカニズムに着目して高いソフトエラー耐性および省面積での検出機構の実現に成功している。また、エラー検出機能のみをもつ既存ラッチ回路および既存 SNU 耐性を持つラッチ回路と比較して PDP が改善されることも示している。

Chapter 5「TDRHL: MNU Hardened Latch with Error Detection」では、transition detector-based radiation-hardened latch (TDRHL) が提案されている。既存技術の問題点として出力のノードがウィークポイントであることが挙げられる。既存の耐ソフトエラー技術では出力のノードをソフトエラーから回復させるまでに時間がかかるため、エラーが後続の回路に伝搬してしまう可能性がある。結果、回路の誤動作を引き起こし、大きな障害に繋がる恐れがある。また、微細化と共に複数ノードにおけるソフトエラーの発生率が高まっている。それを踏まえて、Chapter 5 では複数エラーを考慮した TDRHL ラッチ回路が提案されている。TDRHL 回路は、SNU だけでなく DNU (Double-node-upset)におけるエラー回復機能および検出機能をもつラッチ回路の実現に成功し、TNU (Triple-node-upset) に対しても、一定の条件でも検出できることも示している。さらに、既存研究と比較して、提案手法の優位性が定量的に示している。

Chapter 6「Conclusions and Future Research」では、結論として、本論文のまとめと今後の課題について述べている。

以上、本論文は、集積回路の信頼性、特に放射線起因ソフトエラーへの耐性・検出に焦点を当てたもので、さまざまな信頼性および電力効率向上の設計手法 (耐 SNU, 耐 SNU+検出, 耐 DNU+検出) を提案し、それぞれの評価実験を行い、優位性を示したものである。特に世界に先駆けて、耐ソフトエラー+エラー検出技術を提案したことは当該分野において極めて高く評価できる。これらの成果は、IoT (Internet of things) 社会を支える重要な基盤技術であり、ソフトエラーの課題を克服してあらゆるシステムの信頼性・安全性を向上させ、ウェアラブルデバイスからスーパーコンピュータまで様々な集積システムへの適用が期待できる。よって本論文は博士(工学)早稲田大学の学位論文として価値あるものと認める。

2020年2月

審査員 主査

早稲田大学教授 博士(工学)早稲田大学 史 又華

早稲田大学教授 工学博士(早稲田大学) 柳澤政生

早稲田大学教授 博士(工学)早稲田大学 谷井孝至
