WEKO3
アイテム
An algorithm of hardware unit generation for processor core synthesis with packed SIMD type instructions
http://hdl.handle.net/2065/10689
http://hdl.handle.net/2065/10689e6a87a8a-ae87-42ca-9cb9-08963a2ea632
名前 / ファイル | ライセンス | アクション |
---|---|---|
P4-02-004.pdf (608.5 kB)
|
|
Item type | 会議発表論文 / Conference Paper(1) | |||||
---|---|---|---|---|---|---|
公開日 | 2008-04-28 | |||||
タイトル | ||||||
言語 | en | |||||
タイトル | An algorithm of hardware unit generation for processor core synthesis with packed SIMD type instructions | |||||
言語 | ||||||
言語 | eng | |||||
資源タイプ | ||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
資源タイプ | conference paper | |||||
著者 |
Miyaoka, Yuichiro
× Miyaoka, Yuichiro× Choi, Jinku× Togawa, Nozomu× Yanagisawa, Masao× Otsuki, Tatsuo |
|||||
書誌情報 |
Circuits and Systems, 2002. APCCAS '02. 2002 Asia-Pacific Conference on 巻 1, p. 171-176, 発行日 2002-12 |
|||||
DOI | ||||||
識別子タイプ | DOI | |||||
関連識別子 | info:doi/10.1109/APCCAS.2002.1114930 | |||||
権利 | ||||||
権利情報 | Copyright: Institute of Electrical and Electronic Engineers (IEEE) | |||||
出版タイプ | ||||||
出版タイプ | VoR | |||||
出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
出版者 | ||||||
出版者 | IEEE | |||||
データタイプ | ||||||
内容記述タイプ | Other | |||||
内容記述 | text | |||||
HDL URI | ||||||
http://hdl.handle.net/2065/10689 |